<?xml version="1.0" encoding="UTF-8"?><rss version="2.0"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:atom="http://www.w3.org/2005/Atom"
	xmlns:sy="http://purl.org/rss/1.0/modules/syndication/"
		>
<channel>
	<title>Comments on: FPGA-Board bei kickstarter</title>
	<atom:link href="http://opendgps.org/fpga-board-bei-kickstarter/feed/" rel="self" type="application/rss+xml" />
	<link>http://opendgps.org/fpga-board-bei-kickstarter/</link>
	<description>Differential GPS for the rest of us</description>
	<lastBuildDate>Fri, 29 Sep 2017 05:26:46 +0000</lastBuildDate>
	<sy:updatePeriod>hourly</sy:updatePeriod>
	<sy:updateFrequency>1</sy:updateFrequency>
	<generator>http://wordpress.org/?v=3.5.2</generator>
	<item>
		<title>By: JAZZ</title>
		<link>http://opendgps.org/fpga-board-bei-kickstarter/#comment-4188</link>
		<dc:creator>JAZZ</dc:creator>
		<pubDate>Thu, 27 Nov 2014 15:05:30 +0000</pubDate>
		<guid isPermaLink="false">http://opendgps.de/?p=186#comment-4188</guid>
		<description><![CDATA[Hello

I want to implement this RTKLIB on FPGA for making standalone system, but I want to know that how to use programming files on my FPGA. I want to take input RAW data from serial port and output in form on NMEA or RTCM v3.x. Kindly answer me.]]></description>
		<content:encoded><![CDATA[<p>Hello</p>
<p>I want to implement this RTKLIB on FPGA for making standalone system, but I want to know that how to use programming files on my FPGA. I want to take input RAW data from serial port and output in form on NMEA or RTCM v3.x. Kindly answer me.</p>
]]></content:encoded>
	</item>
	<item>
		<title>By: Piksi: 1cm Genauigkeit mit DGPS bei Kickstarter &#124; OpenDGPS</title>
		<link>http://opendgps.org/fpga-board-bei-kickstarter/#comment-2316</link>
		<dc:creator>Piksi: 1cm Genauigkeit mit DGPS bei Kickstarter &#124; OpenDGPS</dc:creator>
		<pubDate>Thu, 08 Aug 2013 15:02:36 +0000</pubDate>
		<guid isPermaLink="false">http://opendgps.de/?p=186#comment-2316</guid>
		<description><![CDATA[[...] besteht aus Antenne, einem Analog-Digital-Wandler, einem Startan-6 (jenem FPGA-Chip auf dem Mojo) und einem ARM Cortex-M4 (STM32F4, über diese günstige CPU hatten wir uns letzte Woche einen [...]]]></description>
		<content:encoded><![CDATA[<p>[...] besteht aus Antenne, einem Analog-Digital-Wandler, einem Startan-6 (jenem FPGA-Chip auf dem Mojo) und einem ARM Cortex-M4 (STM32F4, über diese günstige CPU hatten wir uns letzte Woche einen [...]</p>
]]></content:encoded>
	</item>
	<item>
		<title>By: Richarde</title>
		<link>http://opendgps.org/fpga-board-bei-kickstarter/#comment-1660</link>
		<dc:creator>Richarde</dc:creator>
		<pubDate>Wed, 13 Mar 2013 00:05:05 +0000</pubDate>
		<guid isPermaLink="false">http://opendgps.de/?p=186#comment-1660</guid>
		<description><![CDATA[Prinzipiell sieht die RTKLIB so aus, als ob sie auch in Verilog umsetzbar sein könnte. Problematisch dürfte allerdings die Tatsache sein, dass fast nur mit Floatingpoint gearbeitet wird. Für eine einigermassen vernünftige Genauigkeit bräuchte man daher schon mindestens einen Slice allein für die Fliesskommaoperationen.

Ob man das mit einem Spartan-6 hinbekommt, weiss ich nicht. Aber tatsächlich wäre das nicht nur echte Echtzeit sondern auch noch sehr stromsparend. Es würde genügen den FPGA nur jede Sekunde für wenige Takte einzuschalten. Statt des wahrscheinlichen 2VA kommen dann bei dem Takt von 50MHz maximal 10mW zusammen. Verglichen mit dem eigentlich GPS-Receiver also vollkommen zu vernachlässigen.

(ps: sehr interessantes Projekt!)]]></description>
		<content:encoded><![CDATA[<p>Prinzipiell sieht die RTKLIB so aus, als ob sie auch in Verilog umsetzbar sein könnte. Problematisch dürfte allerdings die Tatsache sein, dass fast nur mit Floatingpoint gearbeitet wird. Für eine einigermassen vernünftige Genauigkeit bräuchte man daher schon mindestens einen Slice allein für die Fliesskommaoperationen.</p>
<p>Ob man das mit einem Spartan-6 hinbekommt, weiss ich nicht. Aber tatsächlich wäre das nicht nur echte Echtzeit sondern auch noch sehr stromsparend. Es würde genügen den FPGA nur jede Sekunde für wenige Takte einzuschalten. Statt des wahrscheinlichen 2VA kommen dann bei dem Takt von 50MHz maximal 10mW zusammen. Verglichen mit dem eigentlich GPS-Receiver also vollkommen zu vernachlässigen.</p>
<p>(ps: sehr interessantes Projekt!)</p>
]]></content:encoded>
	</item>
</channel>
</rss>
